

Capitolo 6

Metodologia del *logical effort*

6.1 Considerazioni introduttive

Come discusso al par.3.2, un invertitore CMOS simmetrico, cioè con $V_T=V_{Tn}=|V_{Tp}|$ e con $S_p/S_n=\beta'_n/\beta'_p=\varepsilon$, ha un tempo di discesa t_f uguale al tempo di salita t_r , cosicché anche il tempo di attraversamento t_p risulta uguale a t_f ed a t_r .

Se calcoliamo t_p in base alla discesa del nodo di uscita otteniamo:

$$t_p = C_L \int_{V_{OLmax}}^{V_{DD}} \frac{dV_O}{I_{Mn}(V_O)} = C_L \frac{2F(V_T/V_{DD})}{V_{DD}S_n\beta'_n} \quad (6.1)$$

dove I_{Mn} indica la corrente del transistor n -MOS dell'invertitore, C_L è la capacità complessiva sul nodo di uscita, V_{OLmax} è la tensione di uscita a cui consideriamo esaurito il transitorio di discesa ed $F(V_T/V_{DD})$ è la funzione definita in Eq.3.34, la quale è stata ottenuta per $V_{OLmax}=0.1V_{DD}$.

Siccome t_p è un tempo e C_L è una capacità, Eq.6.1 può essere formalmente riscritta come:

$$t_p = C_L R_{inv}$$

dove abbiamo introdotto la *resistenza equivalente* R_{inv} dell'invertitore:

$$R_{inv} = \int_{V_{OLmax}}^{V_{DD}} \frac{dV_O}{I_{Mn}(V_O)} = \frac{2F(V_T/V_{DD})}{V_{DD} S_n \beta'_n} \quad (6.2)$$

Per la precisione, R_{inv} rappresenta la resistenza equivalente del *pull-down* dell'invertitore. Essa dipende dai parametri tecnologici β'_n e V_T , dalla tensione di alimentazione V_{DD} e dai dimensionamenti S_n ed S_p dei transistori. La condizione di simmetria imposta dai dimensionamenti, cioè $S_p/S_n = \beta'_n/\beta'_p = \varepsilon$, assicura che la resistenza equivalente del *pull-up* valutata sul transitorio di salita sia uguale a quella definita in Eq.6.2.

Se indichiamo con C_{inv} la capacità di ingresso dell'invertitore, il tempo di propagazione può essere riscritto come:

$$t_p = R_{inv} C_{inv} \left(\frac{C_L}{C_{inv}} \right) = t_{p0} \left(\frac{C_L}{C_{inv}} \right) \quad (6.3)$$

dove t_{p0} rappresenta il ritardo dell'invertitore con una capacità di carico pari alla propria capacità di ingresso (già introdotto al par.4.5).

L'interesse per la scrittura di Eq.6.3 risiede nel fatto che t_{p0} è un ritardo caratteristico della tecnologia, il quale *non dipende dai dimensionamenti dell'invertitore*. Infatti, ricordando Eq.3.59, la capacità di ingresso dell'invertitore vale:

$$C_{inv} = S_n(1 + \varepsilon) C_{M1} \quad C_{M1} = L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0} \quad (6.4)$$

dove $S_n = W_n/L_{MIN}$ indica il dimensionamento del transistor n -MOS. Pertanto t_{p0} si può esprimere come:

$$t_{p0} = R_{inv} C_{inv} = \frac{2F(V_T/V_{DD})}{V_{DD} \beta'_n} C_{M1} (1 + \varepsilon) \quad (6.5)$$

In pratica, siccome C_{inv} ed R_{inv} sono direttamente ed inversamente proporzionali ad S_n , rispettivamente, il ritardo t_{p0} è indipendente dai dimensionamenti.

Quindi t_{p0} rappresenta un ritardo caratteristico della tecnologia e dipende da:

- i parametri tecnologici β'_n , β'_p , V_T , quindi dalla mobilità dei portatori e dalla capacità dell'ossido C_{ox} ;
- la tensione di alimentazione V_{DD} ;
- il criterio adottato per l'esaurimento dei transistori che stabilisce V_{OLmax} in Eq.6.2.

Eq.6.3 è utile perché separa il ritardo in un termine puramente tecnologico (t_{p0}) ed un termine che invece dipende dal dimensionamento tramite C_{inv} . In effetti, tale scrittura è già stata utilizzata al par.4.5 per ottimizzare un *buffer* per grandi capacità formato da una serie di invertitori.

In particolare, i risultati del par.4.5 sono stati ottenuti supponendo che:

- i *gate* sul percorso di segnale siano soltanto invertitori;
- la capacità sul nodo di uscita di un *gate* coincida con la capacità di ingresso del *gate* a valle; quindi trascurando le eventuali capacità parassite che il *gate* stesso produce sul nodo di uscita;
- il segnale attraversi una serie di *gate* connessi in cascata senza alcuna diramazione.

In questo contesto la metodologia del *logical effort* può essere vista come una generalizzazione dell'approccio seguito al par.4.5, che consente di superare molte delle suddette ipotesi semplificative.

6.2 Derivazione del modello

Consideriamo adesso un generico *gate* CMOS pienamente complementare ed identifichiamo le transizioni di salita e di discesa di caso peggiore, cioè quelle più lente. La resistenza equivalente della

rete di *pull-down* può essere definita similmente ad R_{inv} tramite Eq.6.2, dove però al posto della corrente I_{Mn} dobbiamo sostituire la corrente I_{PD} sulla rete di *pull-down* del *gate*. In particolare, se indichiamo con $S_{n,eq}$ il dimensionamento equivalente della rete di *pull-down* durante la transizione di discesa di caso peggiore, la resistenza equivalente R_t del *pull-down* risulta:

$$R_t = \int_{V_{OLmax}}^{V_{DD}} \frac{dV_O}{I_{PD}(V_O)} = \frac{2F(V_T/V_{DD})}{V_{DD}S_{n,eq}\beta'_n} . \quad (6.6)$$

Nel seguito del capitolo si suppone sempre che i *gate* CMOS abbiano un dimensionamento dei transistori *n*-MOS e *p*-MOS tali che il tempo di salita e di discesa di caso peggiore siano uguali. Questa simmetria implica anche che le resistenze equivalenti della rete di *pull-up* e di *pull-down* siano uguali.

Inoltre, con riferimento al generico *gate* CMOS in esame, il simbolo C_t denota la capacità di ingresso del *gate*, mentre C_{pt} è la capacità parassita al nodo di uscita prodotta dai transistori dello stesso *gate* a causa delle capacità di giunzione C_{DB} e delle capacità *gate-drain* C_{GD} (vedi parr.3.6 e 4.4.1). Infine C_{out} indica la capacità al nodo di uscita dovuta ai *gate* connessi a valle ed alle interconnessioni.

In base ai parametri discussi finora, possiamo scrivere il tempo di attraversamento assoluto del *gate* in esame, espresso in secondi, come:

$$t_p = R_t C_{out} + R_t C_{pt} = R_t C_t \frac{C_{out}}{C_t} + R_t C_{pt} \quad (6.7)$$

I termini R_t , C_t e C_{pt} dipendono dai parametri tecnologici, dalla topologia del *gate*, dal dimensionamento dei transistori ed inoltre, nel caso di R_t , dalla tensione di alimentazione V_{DD} e dalla tensione di soglia V_T dei transistori (con $V_T=V_{Tn}=|V_{Tp}|$), nonché dal criterio adottato per l'esaurimento dei transistori che stabilisce V_{OLmax} in Eq.6.6.

Introducendo il ritardo elementare t_{p0} dell'invertitore, possiamo riscrivere t_p nel seguente modo:

$$\begin{aligned} t_p &= t_{p0}(gh + p) \\ g &= \frac{R_t C_t}{R_{inv} C_{inv}} = \text{logical effort} \end{aligned}$$

$$\begin{aligned}
h &= \frac{C_{out}}{C_t} = \text{electrical effort} \\
p &= \frac{R_t C_{pt}}{R_{inv} C_{inv}} = \text{parasitic effort}
\end{aligned} \tag{6.8}$$

dove si sono definiti i parametri: g (*logical effort*), h (*electrical effort*) e p (*parasitic effort*). Sul significato di questi parametri torneremo fra breve. Eq.6.8 chiarisce che t_{p0} può essere interpretato come un ritardo unitario di riferimento, caratteristico della tecnologia di fabbricazione, in relazione al quale possiamo definire il *ritardo normalizzato* del *gate* in esame come:

$$t_{ad} = t_p / t_{p0} = g h + p \tag{6.9}$$

che è un numero adimensionale ed esprime il ritardo in unità di ritardi elementari t_{p0} .

Le definizioni di R_{inv} e C_{inv} di Eq.6.2 e 6.4 mostrano esplicitamente che R_{inv} è inversamente proporzionale ai dimensionamenti dei transistori, mentre C_{inv} è direttamente proporzionale ad essi. In base ai dimensionamenti equivalenti dei transistori MOS connessi in serie o in parallelo descritti al par.4.2, si può facilmente verificare che le regole di proporzionalità diretta ed inversa ai dimensionamenti dei MOSFET valide per C_{inv} ed R_{inv} si estendono anche alle C_t ed R_t di un generico *gate* CMOS.

Inoltre, l'analisi svolta al par.4.4 mostra chiaramente che anche la capacità parassita C_{pt} di un *gate* CMOS, dovuta ai transistori connessi al nodo di uscita, è direttamente proporzionale al dimensionamento dei transistori. Un esempio pratico è utile per chiarire queste proprietà generali.

NAND a due ingressi

Si consideri il semplice NAND a due ingressi di Fig.4.4 discusso al par.4.3.2. In questo caso la condizione di simmetria dei ritardi di salita e discesa di caso peggiore impone il vincolo

$$S_{p,nand} = \frac{\varepsilon}{2} S_{n,nand} = \frac{\beta'_n}{2\beta'_p} S_{n,nand} \tag{6.10}$$

fra il dimensionamento $S_{p,nand}$ dei transistori p -MOS ed il dimensionamento $S_{n,nand}$ dei transistori n -MOS.

Quindi, per un dato valore del dimensionamento $S_{n,nand}$, la capacità di ingresso è data da Eq.4.27 a p.184 e vale:

$$C_{nand} = S_{n,nand} \left(1 + \frac{\varepsilon}{2}\right) C_{M1} \quad (6.11)$$

Inoltre, il dimensionamento equivalente della rete di *pull-down* vale $S_{n,eq}=S_{n,nand}/2$, pertanto la resistenza equivalente delle reti di *pull-up* e *pull-down* definita in Eq.6.6 risulta:

$$R_{nand} = \int_{V_{OLmax}}^{V_{DD}} \frac{dV_O}{I_{PD}(V_O)} = \frac{4F(V_T/V_{DD})}{V_{DD}S_{n,nand}\beta'_n} \cdot \quad (6.12)$$

Ricordando adesso l'analisi svolta al par.4.4 per un NAND con un generico numero F_{in} di ingressi, la capacità parassita C_{pt} al nodo di uscita per il NAND a due ingressi si deduce da Eq.4.37 a p.190 e vale:

$$C_{p,nand} = S_{n,nand}(1 + \varepsilon)C_{p1} \quad (6.13)$$

dove la capacità C_{p1} è definita in Eq.4.38.

Quindi, nel caso del NAND a due ingressi, Eq.6.12 indica esplicitamente che la resistenza equivalente del *gate* è inversamente proporzionale al dimensionamento $S_{n,nand}$ dei transistori *n*-MOS, mentre Eq.6.11 e 6.13 mostrano che la capacità di ingresso e la capacità parassita al nodo di uscita sono proporzionali ad $S_{n,nand}$.

6.2.1 Ritardo di *gate* in scala

Consideriamo adesso un *gate* con topologia circuitale nota e dimensionamenti dei transistori tali da rispettare la condizione di simmetria dei ritardi di salita e discesa di caso peggiore. Un esempio è costituito da un NAND a due ingressi con i transistori *n*-MOS dimensionati $S_n=2$ ed i *p*-MOSFET dimensionati $S_{p,nand}=\varepsilon=\beta'_n/\beta'_p$ (vedi Eq.6.10).

Secondo il modello dei ritardi che stiamo costruendo, il *gate* in esame è caratterizzato dai tre parametri R_t , C_t e C_{pt} . Inoltre, in base alle definizioni di Eq.6.8, i suddetti parametri e la capacità C_{out} al nodo di uscita (dovuta ai *gate* a valle ed alle interconnessioni),

stabiliscono il *logical effort* g , il *parasitic effort* p e l'*electrical effort* h del circuito complessivo costituito dal *gate* e da C_{out} .

Dalla discussione al precedente paragrafo si comprende che una versione in scala dello stesso *gate*, in cui cioè i dimensionamenti di tutti i transistori (sia n -MOS che p -MOS) vengono moltiplicati per uno stesso fattore K_{sc} , avrà una capacità di ingresso C_{in} , una resistenza equivalente R_i ed una capacità parassita C_{pi} pari a:

$$\begin{aligned} C_{in} &= K_{sc} C_t \\ R_i &= \frac{R_t}{K_{sc}} \\ C_{pi} &= K_{sc} C_{pt} \end{aligned} \quad (6.14)$$

Conseguentemente, il ritardo del *gate* in scala può essere espresso come:

$$\begin{aligned} t_p &= R_i (C_{out} + C_{pi}) \\ &= \left(\frac{R_t}{K_{sc}} \right) (K_{sc} C_t) \left(\frac{C_{out}}{K_{sc} C_t} \right) + \left(\frac{R_t}{K_{sc}} \right) (K_{sc} C_{pt}) \\ &= (R_t C_t) \left(\frac{C_{out}}{C_{in}} \right) + R_t C_{pt} \\ &= t_{p0} (gh' + p) \end{aligned} \quad (6.15)$$

dove è stato implicitamente definito l'*electrical effort* del *gate* in scala:

$$h' = \left(\frac{C_{out}}{C_{in}} \right) = \left(\frac{C_{out}}{K_{sc} C_t} \right) = \left(\frac{h}{K_{sc}} \right) \quad (6.16)$$

Il risultato di Eq.6.15 è importante perché mostra che, fissata una certa topologia di *gate* CMOS ed i vincoli sui dimensionamenti relativi dei transistori n -MOS e p -MOS imposti dall'uguaglianza dei ritardi di salita e di discesa di caso peggiore, il *logical effort* ed il *parasitic effort* del *gate* non dipendono dai dimensionamenti assoluti dei transistori, cioè non cambiano se tutti i dimensionamenti sono moltiplicati per uno stesso fattore K_{sc} ; l'*electrical effort*, invece, varia in modo inversamente proporzionale al fattore K_{sc} .

Il resto del capitolo mostra chiaramente che questa separazione fra la topologia di un *gate* CMOS (comprensiva dei vincoli sui dimensionamenti relativi dei transistori n -MOS e p -MOS) ed il valore

assoluto dei dimensionamenti dei MOSFET risulta molto utile per l'ottimizzazione dei ritardi nei circuiti complessi.

6.2.2 *Electrical effort e logical effort*

L'*electrical effort* di un *gate* è definito in Eq.6.8 come $h=C_{out}/C_{in}$, dove C_{out} indica la capacità sul nodo di uscita dovuta ad altri *gate* connessi a valle oppure alla capacità delle interconnessioni. In altre parole, la C_{out} *non* include la capacità prodotta sul nodo di uscita dai transistori del *gate* stesso, tale componente capacitiva contribuisce invece al *parasitic effort* del *gate*. Fissata la topologia del *gate* ed i dimensionamenti dei MOSFET, è di norma immediato calcolare la C_{in} e quindi, nota la C_{out} a valle, esprimere l'*electrical effort* del *gate*.

Il *logical effort* g è definito come:

$$g = \frac{R_t C_t}{R_{inv} C_{inv}}$$

e rappresenta invece l'effetto della topologia sul ritardo del circuito. Infatti, tutti i *gate* aventi la stessa topologia e gli stessi vincoli sui dimensionamenti relativi dei transistori *n*-MOS e *p*-MOS hanno lo stesso valore di g .

Per dare un significato al parametro g ed identificare un metodo per calcolarlo a partire dalla topologia del *gate*, notiamo che g è pari a C_t/C_{inv} quando $R_t=R_{inv}$, mentre g è pari ad R_t/R_{inv} se $C_t=C_{inv}$. Dunque, se prendiamo un invertitore di riferimento avente una capacità di ingresso C_{inv} ed una resistenza equivalente R_{inv} , deduciamo che il *logical effort* può essere interpretato come:

- 1) il rapporto fra la capacità di ingresso C_t del *gate* e quella C_{inv} dell'invertitore di riferimento, quando il *gate* viene dimensionato per avere resistenza equivalente $R_t=R_{inv}$; quindi quando il *gate* è in grado di erogare la stessa corrente di uscita dell'invertitore di riferimento;
- 2) il rapporto fra la resistenza equivalente R_t del *gate* e quella R_{inv} dell'invertitore di riferimento, quando il *gate* viene dimensionato per avere capacità di ingresso $C_t=C_{inv}$.

Possiamo calcolare g indifferentemente a partire da entrambe le precedenti interpretazioni, la scelta è basata solo su considerazioni di comodo. Alcuni esempi aiuteranno a chiarire le idee.

NAND ad n ingressi

Affinchè un NAND ad n ingressi con tempi di salita e di discesa di caso peggiore uguali abbia la stessa resistenza equivalente di un invertitore di riferimento dimensionato S_{inv} , è necessario che i transistori del *pull-down* siano dimensionati con $S_{n,nand}=nS_{inv}$ e che i transistori nel *pull-up* siano dimensionati εS_{inv} . Infatti la salita di caso peggiore avviene attraverso un solo transistor p -MOS mentre la discesa avviene sempre attraverso n transistori n -MOS. La capacità di ingresso di tale NAND vale quindi $C_{nand}=(n+\varepsilon)S_{inv}C_{M1}$ ed il *logical effort* diventa:

$$g_{nand} = \frac{C_{nand}}{C_{inv}} = \frac{S_{inv}(n+\varepsilon)C_{M1}}{S_{inv}(1+\varepsilon)C_{M1}} = \frac{n+\varepsilon}{1+\varepsilon} \quad (6.17)$$

Questo esempio ribadisce con un caso pratico il fatto che il valore del *logical effort* non dipende dai dimensionamenti assoluti dei transistori del *gate*, dunque non dipende nemmeno dal dimensionamento S_{inv} dell'invertitore di riferimento. Quindi nulla vieta di assumere, per comodità, che l'invertitore di riferimento sia ad area minima. Supponendo che il rapporto fra le conducibilità intrinseche β'_n e β'_p sia $\varepsilon=2$, abbiamo $g_{nand}=4/3$ per $n=2$ e $g_{nand}=5/3$ per $n=3$.

Il calcolo del *logical effort* appena svolto si è basato sul rapporto fra la capacità di ingresso del NAND e quella dell'invertitore di riferimento avente la stessa resistenza equivalente. Abbiamo quindi applicato la prima interpretazione del *logical effort* fra quelle sopra discusse. È istruttivo ripetere il calcolo in base alla seconda definizione.

A tal scopo notiamo che, affinché il NAND ad n ingressi abbia ritardi di salita e discesa di caso peggiore uguali, sussiste il vincolo $S_{p,nand}=(\varepsilon S_{n,nand}/n)$ fra il dimensionamento $S_{p,nand}$ dei transistori p -MOS ed il dimensionamento $S_{n,nand}$ degli n -MOSFET. Pertanto la capacità di ingresso del NAND risulta:

$$C_{nand} = S_{n,nand} \left(1 + \frac{\varepsilon}{n}\right) C_{M1}$$

Uguagliando C_{nand} alla capacità di ingresso $C_{inv}=S_{inv}(1+\varepsilon)C_{M1}$ dell'invertitore si ottiene:

$$S_{n,nand} = \left(\frac{1+\varepsilon}{n+\varepsilon} \right) n S_{inv}$$

che esprime il dimensionamento $S_{n,nand}$ degli n -MOSFET del NAND che produce $C_{nand}=C_{inv}$.

Il dimensionamento equivalente del *pull-down* del NAND risulta quindi:

$$S_{n,eq} = \frac{S_{n,nand}}{n} = \left(\frac{1+\varepsilon}{n+\varepsilon} \right) S_{inv}$$

ed il *logical effort* g_{nand} può essere infine calcolato come il rapporto fra la R_{nand} definita dall'Eq.6.6 e la R_{inv} definita dall'Eq.6.2. Così facendo si ottiene:

$$g_{nand} = \frac{R_{nand}}{R_{inv}} = \frac{S_{inv}}{S_{n,eq}} = \frac{n+\varepsilon}{1+\varepsilon}$$

che è lo stesso risultato già ottenuto in Eq.6.17. Come si evince da questo esempio, il calcolo di g_{nand} come rapporto fra le resistenze equivalenti risulta generalmente più laborioso rispetto al primo approccio seguito.

NOR ad n ingressi

Affinché il NOR abbia la stessa resistenza equivalente di un invertitore di riferimento dimensionato S_{inv} , è necessario che i transistori del *pull-down* siano dimensionati con $S_{n,nor}=S_{inv}$ e che i transistori nel *pull-up* siano dimensionati $n\varepsilon S_{inv}$. Infatti la salita avviene sempre attraverso n transistori p -MOS in serie mentre la discesa di caso peggiore avviene attraverso un unico n -MOSFET. La capacità di ingresso vale dunque $C_{nor}=(1+n\varepsilon)S_{inv}C_{M1}$ ed il *logical effort* è:

$$g_{nor} = \frac{C_{nor}}{C_{inv}} = \frac{S_{inv}(1+n\varepsilon)C_{M1}}{S_{inv}(1+\varepsilon)C_{M1}} = \frac{1+n\varepsilon}{1+\varepsilon} \quad (6.18)$$

Se ε vale 2, otteniamo $g_{nor}=5/3$ per $n=2$ e $g_{nor}=7/3$ per $n=3$.

Dai precedenti esempi vediamo che, fissato un valore di $\varepsilon=\beta'_n/\beta'_p$ maggiore di uno, il *logical effort* di un *gate* NOR è maggiore rispetto

a quello di un *gate* NAND (a parità del numero degli ingressi). Siccome il ritardo dei *gate* aumenta al crescere del *logical effort*, il fatto che g_{nor} sia maggiore di g_{nand} è congruente con i risultati del confronto presentato al par.4.3.3 fra il NAND ed il NOR pienamente complementari.

6.2.3 *Parasitic effort*

Il *parasitic effort* è definito in Eq.6.8 come:

$$p = \frac{R_t C_{pt}}{R_{inv} C_{inv}} \quad (6.19)$$

e rappresenta il contributo al ritardo del *gate* dovuto alla capacità parassita C_{pt} sul nodo di uscita prodotta dai transistori dello stesso *gate*. Tutti i *gate* aventi la stessa topologia e gli stessi vincoli sui dimensionamenti relativi dei transistori *n*-MOS e *p*-MOS hanno lo stesso valore di p .

Per quanto riguarda l'interpretazione ed il modo di determinare il *parasitic effort*, dalla stessa Eq.6.19 vediamo che p rappresenta:

- 1) il rapporto fra la C_{pt} del *gate* e la capacità di ingresso C_{inv} dell'invertitore di riferimento avente la medesima resistenza equivalente del *gate* (cioè $R_t=R_{inv}$);
- 2) il rapporto fra la resistenza equivalente R_t del *gate* e quella R_{inv} dell'invertitore di riferimento avente capacità di ingresso pari alla C_{pt} (cioè $C_{inv}=C_{pt}$).

Per calcolare il *parasitic effort* a partire dalle suddette interpretazioni è necessario determinare la C_{pt} del *gate* in esame.

A questo proposito, ricordando Eq.3.72 ed Eq.4.36, vediamo che i MOSFET che formano il *gate* contribuiscono alla capacità sul nodo di uscita attraverso le capacità delle giunzioni di *source* e *drain*, le capacità parassite C_{GSp} e C_{GDp} ed anche attraverso una frazione della capacità di canale.

Tuttavia, nelle espressioni manuali per il *parasitic effort* p traslascieremo il contributo alla C_{pt} delle capacità di canale. Ci sono diversi motivi per questa scelta. Da un lato vogliamo ottenere delle

espressioni analitiche semplici per p , anche perché la stima analitica di questo parametro è comunque abbastanza imprecisa, quindi nella pratica è consigliabile determinare il *parasitic effort* per mezzo di simulazioni SPICE (come descritto al par.6.8). Inoltre, nella commutazione di *gate* con molti transistori, diventa piuttosto complicato determinare il contributo della capacità di canale dei diversi transistori connessi al nodo di uscita, perché esso dipende dal regime di funzionamento in cui i MOSFET lavorano durante i transistori.

Consideriamo quindi un generico *gate* che ha un numero n_p di transistori connessi al nodo di uscita; Fig.6.1 illustra il caso di $n_p=5$. La capacità C_{pt} prodotta dalle C_{GDp} e C_{DB} dei transistori connessi all'uscita vale:

$$C_{pt} = \sum_{i=1}^{n_p} W_i (2C_{GS0} + L_{S,i} C_{j0} K_{eq}) \quad (6.20)$$

dove $L_{S,i}$ è la lunghezza delle giunzioni di *source* e *drain*. In generale è possibile che i diversi transistori che formano il circuito abbiano delle lunghezze $L_{S,i}$ diverse, tuttavia, allo scopo di ottenere un'espressione matematicamente compatta per il *parasitic effort*, nel seguito assumeremo che le $L_{S,i}$ siano tutte uguali fra loro. In pratica, indicheremo quindi con L_S la lunghezza delle giunzioni di *source* e *drain* di tutti i transistori e considereremo L_S come un parametro della tecnologia di fabbricazione.

Supponendo che i MOSFET abbiano lunghezza minima L_{MIN} ed introducendone il dimensionamento $S_i=W_i/L_{MIN}$, possiamo riscrivere Eq.6.20 come:

$$C_{pt} = \sum_{i=1}^{n_p} S_i L_{MIN} (2C_{GS0} + L_S C_{j0} K_{eq}) = \sum_{i=1}^{n_p} S_i C_{p1} \quad (6.21)$$

dove la capacità:

$$C_{p1} = L_{MIN} (2C_{GS0} + L_S C_{j0} K_{eq}) \quad (6.22)$$

rappresenta il contributo alla C_{pt} di un transistor con dimensioni minime $W=L=L_{MIN}$. Confrontando Eq.6.22 con Eq.4.38 vediamo che, come già detto, nella espressione di C_{pt} qui considerata




Figura 6.1: Esempio di connessione al nodo di uscita di cinque transistori che contribuiscono al *parasitic effort*.

abbiamo trascurato un eventuale contributo dovuto alla capacità intrinseca di canale dei MOSFET.

Sfruttando l'espressione generale per C_{pt} fornita da Eq.6.21 possiamo stimare il *parasitic effort* di qualsiasi *gate* a partire dalla sua topologia.

Invertitore

In base alla definizione in Eq.6.19, il *parasitic effort* dell'invertitore vale semplicemente C_{pt}/C_{inv} , perché R_t è uguale ad R_{inv} . Se $\varepsilon = \beta'_n/\beta'_p$ è il rapporto fra le conducibilità intrinseche ed S_{inv} è il dimensionamento del transistor n -MOS, la capacità di ingresso dell'invertitore vale $C_{inv} = S_{inv}(1 + \varepsilon)C_{M1}$, inoltre Eq.6.21 fornisce $C_{p,inv} = S_{inv}(1 + \varepsilon)C_{p1}$.

Quindi il *parasitic effort* dell'invertitore risulta:

$$\begin{aligned}
 p_{inv} &= \frac{S_{inv}(1 + \varepsilon)C_{p1}}{S_{inv}(1 + \varepsilon)C_{M1}} = \frac{C_{p1}}{C_{M1}} = \\
 &= \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}} = \\
 &= \frac{2C_{GS0} + L_S C_{j0} K_{eq}}{2C_{GS0} + L_{MIN} C_{ox}} \quad (6.23)
 \end{aligned}$$

La lunghezza della giunzione L_S è un parametro che dipende dalla tecnologia ma anche dal *layout*, ovvero dal modo in cui il progettista disegna il circuito. Tale lunghezza è di norma pari ad alcune volte la lunghezza minima L_{MIN} .

Se ora consideriamo un generico *gate*, dimensionato in modo che la resistenza equivalente R_t sia uguale alla R_{inv} dell'invertitore di riferimento, allora possiamo calcolare il *parasitic effort* come:

$$\begin{aligned} p &= \frac{R_t C_{pt}}{R_{inv} C_{inv}} = \frac{C_{pt}}{C_{inv}} = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{(1 + \varepsilon) S_{inv} C_{M1}} \\ &= \left[\frac{\sum_{i=1}^{n_p} S_i}{(1 + \varepsilon) S_{inv}} \right] p_{inv} \end{aligned} \quad (6.24)$$

dove S_{inv} indica il dimensionamento del transistor n -MOS nell'invertitore di riferimento.

In pratica, in base all'espressione analitica approssimata che abbiamo adottato, il *parasitic effort* di un generico *gate* risulta proporzionale al p_{inv} dell'invertitore, con una costante di proporzionalità maggiore di uno che è data dal termine fra parentesi quadre in Eq.6.24. I seguenti esempi pratici aiutano a chiarire l'espressione generale.

NAND ad n ingressi

All'uscita di un NAND ad n ingressi che ha resistenza equivalente pari a quella dell'invertitore di riferimento sono collegati n transistori p -MOS dimensionati εS_{inv} ed un n -MOSFET dimensionato $n S_{inv}$. Il *parasitic effort* risulta quindi:

$$p_{nand} = \frac{n(1 + \varepsilon) S_{inv} C_{p1}}{(1 + \varepsilon) S_{inv} C_{M1}} = n p_{inv} \quad (6.25)$$

NOR ad n ingressi

In questo caso, considerati i dimensionamenti necessari per avere una resistenza equivalente uguale a quella dell'invertitore di riferimento, al nodo di uscita sono connessi n transistori n -MOS dimensionati S_{inv} ed un p -MOSFET dimensionato $n \varepsilon S_{inv}$. Il *parasitic*

effort risulta quindi:

$$p_{nor} = \frac{(n + n\varepsilon)S_{inv}C_{p1}}{(1 + \varepsilon)S_{inv}C_{M1}} = np_{inv} \quad (6.26)$$

La determinazione del *parasitic effort* per mezzo di espressioni analitiche non è in genere molto accurata. Nel caso dei NAND e NOR, ad esempio, si prevede che il *parasitic effort* cresca linearmente con il numero degli ingressi. In realtà il *parasitic effort* cresce in modo più che lineare col numero degli ingressi, perché esistono componenti di capacità parassita anche nei nodi interni alle reti di *pull-up* e *pull-down* e perché la conduzione nei transistori MOS è ridotta dall'*effetto body*. L'espressione analitica del *parasitic effort* non tiene conto di questi effetti, la cui importanza cresce col numero degli ingressi.

Un'ulteriore complicazione per il *parasitic effort* di *gate* a molti transistori è il fatto che il *parasitic effort* dipende anche dall'ordine con cui gli ingressi del *gate* commutano (si veda la discussione sull'ordinamento dei segnali di ingresso nei *gate* CMOS a p.195).

Nei paragrafi che seguono si mostra che la condizione che minimizza il ritardo lungo una serie di *gate* non coinvolge il *parasitic effort* dei *gate*, questo rende meno critica una stima poco soddisfacente di tale parametro.

Alcune precisazioni importanti

Prima di procedere con l'uso pratico del modello del *logical effort* per ottimizzare il ritardo dei circuiti digitali, è opportuno riconsiderare un'ultima volta la dipendenza del *logical*, *parasitic* ed *electrical effort* dai dimensionamenti dei *gate*.

A questo proposito si ribadisce che, preso un generico *gate* CMOS, la simmetria dei ritardi di salita e di discesa di caso peggiore fissa i dimensionamenti relativi dei transistori *n*-MOS e *p*-MOS (si veda Eq.6.10 per il NAND a due ingressi). La topologia del *gate* e questi vincoli sui dimensionamenti relativi stabiliscono univocamente il *logical* ed il *parasitic effort* del *gate* in esame, perché questi ultimi non cambiano se il dimensionamento di tutti i transistori del circuito viene moltiplicato per il medesimo fattore di scala K_{sc} (che naturalmente non modifica il rapporto fra i dimensionamenti).

Il fattore K_{sc} cambia la capacità di ingresso e con essa l'*electrical effort* del *gate*, inoltre influisce sulla corrente erogata dalle reti di *pull-up* e *pull-down*. Tuttavia il *logical* ed il *parasitic effort* sono determinati soltanto dai dimensionamenti relativi dei transistori e non dai loro dimensionamenti assoluti.

A questo proposito, si noti che l'uguaglianza fra il ritardo di salita e discesa di caso peggiore è solo un possibile modo di imporre un vincolo sui dimensionamenti relativi dei MOSFET, ma non certo l'unico. Se, ad esempio, imponessimo l'uguaglianza fra il ritardo di salita e di discesa di *caso migliore* (cioè le transizioni più veloci), in generale otterremmo dei vincoli diversi fra i dimensionamenti dei transistori *n*-MOS e *p*-MOS del circuito. Questi diversi dimensionamenti relativi produrrebbero valori per il *logical* ed il *parasitic effort* del *gate* diversi rispetto a quelli ottenuti uguagliando il ritardo di salita e di discesa di caso peggiore.

È infine opportuno notare che, siccome il *logical* ed il *parasitic effort* di un *gate* sono definiti in relazione alla transizione di salita e di discesa di caso peggiore, l'ottimizzazione dei ritardi discussa nei seguenti paragrafi si riferisce sempre alle suddette transizioni di caso peggiore. In altre parole, non è corretto usare i parametri del *logical effort* di un *gate* per ottimizzare il ritardo su un percorso di segnale nel quale il *gate* in questione ha una transizione diversa da quelle usate per definire i suoi parametri *g* e *p*.

6.3 Ritardo di due *gate* in cascata

Come esempio di utilizzo della metodologia del *logical effort* che stiamo sviluppando, consideriamo il problema della minimizzazione del ritardo nella connessione in cascata di due *gate* illustrata in Fig.6.2, dove C_{out} è la capacità di carico a valle del secondo *gate*. Se indichiamo con R_{t1} ed R_{t2} le resistenze equivalenti, con C_{in1} e C_{in2} le capacità di ingresso e con C_{p1} e C_{p2} le capacità parassite dei due *gate* in esame, il ritardo complessivo dall'ingresso all'uscita può essere espresso come:

$$\begin{aligned} t_p &= R_{t1}(C_{in2} + C_{p1}) + R_{t2}(C_{out} + C_{p2}) = \\ &= t_{p0}(p_1 + g_1 h_1 + p_2 + g_2 h_2) = \\ &= t_{p0}(g_1 h_1 + g_2 h_2 + P) \end{aligned} \quad (6.27)$$

dove:

$$P = p_1 + p_2$$

è il *parasitic effort* dell'intero percorso di segnale, detto *path parasitic effort*.




Figura 6.2: Esempio di connessione in cascata di due generici *gate*, per i quali sono riportati i parametri più rilevanti per la metodologia del *logical effort*.

Si noti adesso che, nel problema in esame, si suppone che siano note le topologie dei *gate*, quindi i corrispondenti g_1 e g_2 . Inoltre, supponiamo fissato il dimensionamento del primo stadio, cosicché la sua capacità di ingresso C_{in1} è parimenti fissata. A questo punto risulta utile introdurre il *path electrical effort*:

$$H = h_1 h_2 = \frac{C_{in2}}{C_{in1}} \frac{C_{out}}{C_{in2}} = \frac{C_{out}}{C_{in1}} \quad (6.28)$$

che rappresenta un *dato noto* del problema, perché è il rapporto fra la capacità di carico finale e quella del primo *gate*. Operando la sostituzione $h_2 = H/h_1$ in Eq.6.27, otteniamo l'espressione del ritardo:

$$t_p = t_{p0} \left(g_1 h_1 + \frac{g_2 H}{h_1} + P \right) \quad (6.29)$$

che è una funzione non monotona di h_1 . Se supponiamo che tutti i *parasitic effort* dei *gate* siano indipendenti dal dimensionamento dei *gate*, allora il ritardo espresso da Eq.6.29 può essere facilmente minimizzato annullandone la derivata rispetto ad h_1 . Otteniamo così la condizione:

$$g_1 - \frac{H g_2}{h_1^2} = 0 \quad \Rightarrow \quad g_1 h_1 = g_2 h_2 \quad (6.30)$$

Eq.6.30 afferma che il ritardo è minimo quando lo *stage effort* $f = gh$ è uguale per i due stadi.

L'uguaglianza degli *stage effort* non si traduce necessariamente nello stesso ritardo per i due stadi, infatti il ritardo totale di uno stadio è determinato anche dal *parasitic effort* del *gate*. I *parasitic effort*, tuttavia, non influiscono sulla condizione di ottimo.

Si noti anche che, per il circuito in esame, il *path logical effort* $G = g_1 g_2$ dipende soltanto dalla topologia dei *gate*, mentre il *path electrical effort* H dipende dalla capacità di carico C_{out} e dalla C_{in1} .

La condizione di ritardo minimo può essere espressa in modo compatto introducendo il *path effort* F :

$$F = GH = (g_1 h_1)(g_2 h_2) = g_1 g_2 \frac{C_{out}}{C_{in1}}$$

che è un *dato noto* del circuito che vogliamo ottimizzare. La condizione di ottimo di Eq.6.30 può così essere riscritta come:

$$\hat{f} = g_1 h_1 = g_2 h_2 = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{out}}{C_{in1}}} \quad (6.31)$$

Sostituendo Eq.6.31 in Eq.6.27 si ottiene infine l'espressione per il ritardo minimo attraverso i due *gate*:

$$t_{ott} = t_{p0} \left(2 \sqrt{g_1 g_2 \frac{C_{out}}{C_{in1}}} + P \right) . \quad (6.32)$$

È interessante notare che, per ottimizzare il ritardo, abbiamo considerato come *dati noti* del problema il *logical effort* di tutti i *gate*, la capacità di carico C_{out} ed anche il dimensionamento del primo stadio, quindi la sua capacità di ingresso C_{in1} . Infatti, nell'ambito del modello, è sempre possibile migliorare il ritardo complessivo aumentando il dimensionamento del primo stadio, come si deduce dal t_{ott} di Eq.6.32, che si riduce al crescere di C_{in1} . Un dimensionamento maggiore per il primo stadio aumenta però il carico capacitivo dei *gate* a monte, quindi ne causa un rallentamento che in certi casi può essere non affatto trascurabile.

Dalle precedenti considerazioni si comprende che l'ottimizzazione del ritardo lungo una serie di *gate* ha senso solo insieme ad un vincolo sulla capacità di ingresso del primo *gate*, cioè un vincolo sulla capacità che il circuito in esame offre ai *gate* a monte.

Come prima applicazione del risultato ottenuto si consideri il caso in cui entrambi i *gate* siano semplici invertitori. Siccome g_1 e g_2 valgono uno, Eq.6.31 indica che il ritardo è minimo quando l'*electrical effort* dei due invertitori vale:

$$h_1 = \frac{C_{in2}}{C_{in1}} = \sqrt{\frac{C_{out}}{C_{in1}}} \quad h_2 = \frac{C_{out}}{C_{in2}} = \sqrt{\frac{C_{out}}{C_{in1}}}$$

In effetti questo criterio di ottimizzazione era già stato ottenuto al par.4.5 in relazione ai *buffer* formati da invertitori in cascata. Chiaramente il risultato di Eq.6.31 è più generale perché è applicabile a qualsiasi tipo di *gate* ed include l'effetto delle capacità parassite all'uscita dei *gate* stessi (anche se i *parasitic effort* non influiscono sulla condizione di ottimo).

6.4 Circuiti con diramazioni

Il risultato di Eq.6.31 può essere facilmente esteso anche ad un numero N qualsiasi di stadi, come mostrato al par.6.5.1. Fig.6.3 mostra un circuito che, al contrario, non può essere ottimizzato applicando semplicemente Eq.6.31, a causa del *fan-out* maggiore di uno dello stadio i .

Infatti, quando un *gate* ha *fan-out* maggiore di uno o quando, più in generale, ci sono diramazioni nel circuito, soltanto una parte della corrente erogata dal *gate* i è diretta verso la capacità di ingresso C_{i+1} del *gate* $(i+1)$ sul percorso di segnale. Una frazione della corrente è invece usata per caricare la capacità $C_{off-path}$ esterna al percorso stesso. Conseguentemente, l'*electrical effort* al nodo i non è semplicemente C_{i+1}/C_i , bensì risulta:

$$h_i = \frac{C_{i+1} + C_{off-path}}{C_i} = \frac{C_{i+1}}{C_i} \cdot \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$$

dove C_{i+1} rappresenta la capacità $C_{on-path}$ sul percorso di segnale.

Per studiare il ritardo di un circuito con diramazioni, risulta utile definire il *branching effort* del generico stadio i come:

$$b_i = \frac{C_{on-path} + C_{off-path}}{C_{on-path}} = \frac{C_{i+1} + C_{off-path}}{C_{i+1}} \quad (6.33)$$




Figura 6.3: Esempio di circuito in cui il *gate* allo stadio i ha un *fan-out* maggiore di uno, perché pilota il *gate* $(i+1)$ sul percorso di segnale ma anche altri *gate* fuori dal percorso stesso.

Dalla precedente equazione si deduce che il *branching effort* di un *gate* è sempre maggiore o uguale ad 1.0 e che, in particolare, uno stadio privo di diramazioni a valle ha un *branching effort* pari ad 1.0. Inoltre, in relazione al percorso di segnale complessivo, definiamo il *path branching effort* come:

$$B = \prod_{i=1}^N b_i \quad (6.34)$$

Sfruttando la definizione di b_i data in Eq.6.33, l'*electrical effort* e lo *stage effort* del generico stadio sono esprimibili come:

$$h_i = b_i \frac{C_{i+1}}{C_i} = b_i r_i \quad f = g_i h_i = g_i b_i \frac{C_{i+1}}{C_i} = g_i b_i r_i$$

in cui abbiamo implicitamente definito:

$$r_i = \frac{C_{i+1}}{C_i} = \frac{C_{on-path}}{C_{in}} \Big|_{stadio-i} \quad (6.35)$$

che indica il rapporto fra la $C_{on-path}$ a valle dello stadio i e la sua capacità di ingresso. Chiaramente, nel caso in cui si abbia $b_i=1.0$, il rapporto r_i coincide con l'*electrical effort* h_i .

Vista la definizione degli r_i , il loro prodotto risulta:

$$\prod_{i=1}^N r_i = \frac{C_2}{C_1} \frac{C_3}{C_2} \dots \frac{C_{out}}{C_n} = \frac{C_{out}}{C_1} = H \quad (6.36)$$

In altre parole, il *path electrical effort* H è pari al prodotto degli r_i . Esso coincide anche col prodotto degli h_i quando si abbia $b_i=1$ per tutti gli stadi, ovvero quando B vale uno.

In virtù delle precedenti definizioni, il prodotto BH può essere espresso come:

$$BH = \prod_{i=1}^N h_i = \prod_{i=1}^N b_i r_i = \frac{C_2}{C_1} \frac{C_3}{C_2} \dots \frac{C_{out}}{C_n} \prod_{i=1}^N b_i = \frac{C_{out}}{C_1} \prod_{i=1}^N b_i$$

Quindi, per un generico circuito che contiene diramazioni, possiamo definire il *path effort* complessivo come:

$$F = GHB = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N g_i b_i r_i = \frac{C_{out}}{C_{in}} \prod_{i=1}^N g_i b_i \quad (6.37)$$

Questa espressione del *path effort* è alla base dell'ottimizzazione del ritardo discussa nel seguente paragrafo.

6.5 Progetto ottimo

Nei problemi di ottimizzazione del ritardo la capacità di carico finale C_{out} e la capacità di ingresso C_1 del primo *gate* sono *dati noti del problema*. Inoltre, il tipo dei *gate* fissa il valore dei corrispondenti *logical effort* g_i , mentre la topologia del circuito consente spesso di determinare il *branching effort* b_i dei diversi stadi. L'ottimizzazione consiste quindi nella scelta dei dimensionamenti degli stadi, i quali determinano la ripartizione del ritardo complessivo fra gli stadi stessi. Distinguiamo due casi pratici per i quali la procedura di ottimizzazione è diversa: il caso in cui è fissato il numero degli stadi e quello in cui invece il numero degli stadi non è stabilito *a priori*, bensì costituisce un parametro di progetto sfruttabile per l'ottimizzazione.

6.5.1 Numero prefissato di stadi

Supposti noti la topologia del circuito ed il numero N di stadi, il *logical effort* g_i ed il *branching effort* b_i di ogni stadio ed il rapporto $H=C_{out}/C_{in}$, risulta fissato il *path effort* complessivo del circuito espresso da Eq.6.37. Lo scopo del progetto è quello di determinare i valori dei dimensionamenti dei diversi stadi che minimizzano il ritardo complessivo.

In pratica, il procedimento di ottimizzazione descritto al par.6.3 può essere generalizzato al caso di N stadi scrivendo il ritardo normalizzato come:

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i) = \sum_{i=1}^N (g_i b_i r_i + p_i) = \sum_{i=1}^N g_i b_i r_i + P \quad (6.38)$$

Ricordiamo adesso che il prodotto degli r_i è pari a $H=C_{out}/C_1$, come indicato in Eq.6.36. Quindi possiamo esprimere r_N come:

$$r_N = \frac{H}{\prod_{i=1}^{N-1} r_i} \quad (6.39)$$

Sostituendo Eq.6.39 in Eq.6.38 si ha:

$$t_{ad} = \sum_{i=1}^{N-1} g_i b_i r_i + (g_N b_N) H \left(\prod_{i=1}^{N-1} r_i \right)^{-1} + P \quad (6.40)$$

La minimizzazione di t_{ad} rispetto ad un generico $r_j \neq r_N$ si ottiene annullando $\partial t_{ad} / \partial r_j$. Se supponiamo che g_i , b_i e p_i siano indipendenti dai dimensionamenti e quindi da qualsiasi r_j , l'annullamento della derivata rispetto al generico r_j fornisce:

$$g_j b_j - \frac{g_N b_N r_N}{r_j} = 0 \implies g_j b_j r_j = g_N b_N r_N \quad \forall j \neq N \quad (6.41)$$

Quindi la minimizzazione del ritardo richiede che tutti gli *stage effort* siano uguali fra loro. Siccome Eq.6.37 definisce il *path stage effort* F come il prodotto di tutti gli *stage effort*, deduciamo che il ritardo è minimo quando ogni stadio i del circuito ha *stage effort*:

$$g_i b_i r_i = \hat{f} = F^{1/N} \quad (6.42)$$

Questa condizione di ottimo generalizza Eq.6.30, che era stata ottenuta per due soli stadi ed in assenza di diramazioni. Sostituendo Eq.6.42 in Eq.6.38 il ritardo minimo risulta:

$$\hat{t}_{ad} = N F^{1/N} + P \quad (6.43)$$

Dal confronto fra Eq.6.43 ed Eq.6.38 si osserva che la procedura di minimizzazione ha operato sul ritardo legato agli *stage effort*, mentre *non ha cambiato* il *path parasitic effort* P . Inoltre, come già detto, i valori dei *parasitic effort* non influenzano la condizione di ottimo.

L'ottimizzazione appena derivata è valida soltanto se g_i , p_i e b_i sono indipendenti dai dimensionamenti e quindi dagli r_i . L'indipendenza dai dimensionamenti di g_i e p_i è stata motivata e discussa ai parr.6.2.2 e 6.2.3. Il *branching effort* b_i , invece, merita un commento particolare.

Riprendiamo infatti la definizione di b_i in Eq.6.33. È chiaro che la $C_{on-path} = C_{i+1}$ è proporzionale al dimensionamento dello stadio $(i+1)$. Quindi, affinché b_i sia indipendente dal dimensionamento dello stadio $(i+1)$, è necessario che anche $C_{off-path}$ sia proporzionale al dimensionamento dello stadio $(i+1)$, in modo che tale dimensionamento si elida nel rapporto che definisce b_i .

Tuttavia, se la $C_{off-path}$ è costituita, ad esempio, dalla capacità di un'interconnessione oppure dalla capacità di ingresso di un *gate*

a dimensionamento fisso, è evidente che essa non è proporzionale al dimensionamento dello stadio $(i+1)$. In questo caso il *branching effort* b_i dipende da r_{i+1} , quindi la condizione di ottimo fornita da Eq.6.42 non è corretta.

Si ribadisce quindi che, affinché b_i sia indipendente dai dimensionamenti, è necessario che la $C_{off-path}$ sia proporzionale ai dimensionamenti dei *gate* sul percorso di segnale. Questo avviene, ad esempio, se la $C_{off-path}$ è la capacità di ingresso di *gate* che sono vincolati ad un dimensionamento uguale o almeno proporzionale al dimensionamento dello stadio $(i+1)$ sul percorso di segnale.

6.5.2 Numero variabile di stadi

Supponiamo ora che la catena di propagazione del segnale abbia una topologia nota costituita da n_1 stadi e valutiamo l'opportunità di variare il numero totale di stadi N , aggiungendo un numero $n_2=(N-n_1)$ di invertitori. Si noti che l'introduzione degli invertitori non cambia il *path effort* complessivo, perché essi hanno $g=1$. In questa sezione vogliamo determinare il numero ottimo di invertitori che minimizza il ritardo, ovvero il valore ottimo del numero totale di stadi N .

Siccome, per un dato N , il ritardo è minimo quando tutti gli *stage effort* sono uguali e pari a $\hat{f}=F^{1/N}$, il ritardo ottimo per N stadi vale:

$$\hat{t}_{ad} = NF^{1/N} + (N - n_1)p_{inv} + \sum_{i=1}^{n_1} p_i \quad (6.44)$$

È importante capire che Eq.6.44 esprime il ritardo minimo $\hat{t}_{ad}$ per un fissato il numero N di stadi; siccome tale ritardo minimo dipende dal numero N degli stadi, nel seguito vogliamo determinare il valore incognito di N che minimizza $\hat{t}_{ad}$.

In particolare, è evidente da Eq.6.44 che l'aumento di N da un lato consente di ridurre la somma degli *stage effort* ($NF^{1/N}$), dall'altro comporta però un aumento del *path parasitic effort*. Deve quindi esistere un numero ottimo $\hat{N}$ di stadi che minimizza il ritardo di Eq.6.44, il quale si ottiene annullando la derivata di $\hat{t}_{ad}$ rispetto ad N .

Ricordando che, per un generico numero reale positivo A , sussiste la regola di derivazione:

$$\frac{dA^x}{dx} = A^x \ln A$$

possiamo esprimere la derivata di $F^{1/N}$ come:

$$\frac{dF^{1/N}}{dN} = F^{1/N} \ln F \cdot \frac{(-1)}{N^2}$$

da cui si ricava che $\hat{t}_{ad}$ è minimo per:

$$\begin{aligned} \frac{d\hat{t}_{ad}}{dN} &= F^{1/N} + NF^{1/N} \ln F \cdot \frac{(-1)}{N^2} + p_{inv} = \\ &= F^{1/N} - F^{1/N} \ln(F^{1/N}) + p_{inv} = 0 \end{aligned} \quad (6.45)$$

La condizione di ottimo fornita da Eq.6.45 dipende sia da F che dal *parasitic effort* p_{inv} degli invertitori. In effetti Eq.6.45 può essere interpretata come un'equazione nell'incognita $\rho=F^{1/N}$, la cui conoscenza equivale a quella di N in quanto F è un *dato noto* del problema. Il valore ottimo di ρ si ottiene risolvendo l'equazione:

$$\rho[1 - \ln(\rho)] + p_{inv} = 0 \quad (6.46)$$

e dipende quindi dalla tecnologia tramite il parametro p_{inv} . Eq.6.46 può essere facilmente risolta per via numerica, tuttavia la soluzione analitica approssimata:

$$\rho \simeq 0.71p_{inv} + 2.82 \quad (6.47)$$

è sufficientemente accurata per i valori di p_{inv} di interesse pratico, come illustrato in Fig.6.4.

Una volta noto ρ ed il *path effort* F , il numero ottimo degli stadi vale:

$$\hat{N} = \frac{\ln F}{\ln \rho} \quad (6.48)$$

Il valore di $\hat{N}$ espresso in Eq.6.48 non è in generale un numero intero. Quindi, nella pratica, si dovrà scegliere un numero di stadi N prossimo a quello ottimo.




Figura 6.4: Confronto fra la soluzione esatta di Eq.6.46 e quella approssimata fornita da Eq.6.47. $(\rho + p_{inv})$ è il ritardo normalizzato di un invertitore con *electrical effort* pari a ρ .

Fortunatamente, come vedremo al par.6.7, la sensibilità del ritardo al numero degli stadi è piuttosto debole.

Una volta scelto $N = \hat{N}$, il numero di invertitori che è necessario aggiungere al circuito originale vale $n_2 = (\hat{N} - n_1)$ ed il ritardo ottimo risulta:

$$\hat{t}_{ad} = \hat{N} F^{1/\hat{N}} + (\hat{N} - n_1) p_{inv} + \sum_{i=1}^{n_1} p_i \quad (6.49)$$

Come prima applicazione del metodo di minimizzazione dei ritardi, consideriamo il caso in cui tutti i *gate* siano semplici invertitori. Supponiamo anche di non avere diramazioni nel circuito ($B=1$) e trascuriamo inoltre il *parasitic effort* ($p_{inv} \simeq 0$). In tal caso lo *stage effort* ottimo della tecnologia fornito da Eq.6.46 vale $\rho = e$.

Siccome gli invertitori hanno $g=1$, la condizione su ρ impone:

$$\frac{C_{out}}{C_{in}} = e$$

per tutti i *gate*. La condizione di ottimo è quindi uguale a quella già ottenuta al par.4.5 in relazione ai *buffer* formati da invertitori in cascata.

Una precisazione importante

Siccome $\hat{f}$ e ρ sembrano indicare la stessa cosa, cioè il valore dello *stage effort* che minimizza il ritardo, è importante comprendere la differenza fra queste due grandezze.

Il valore di $\hat{f}$ espresso da Eq.6.42 indica lo *stage effort* ottimo per un certo circuito di cui sono noti sia il *path effort* F che il numero di stadi N .

Il valore di ρ calcolato con Eq.6.46 rappresenta invece lo *stage effort* ottimo per la tecnologia in esame, dalla quale dipende attraverso il *parasitic effort* dell'invertitore p_{inv} . Quindi ρ è una proprietà della tecnologia e non del circuito che vogliamo ottimizzare. Più precisamente, se consideriamo un particolare circuito avente *path effort* F , Eq.6.48 fornisce il numero di stadi $\hat{N}$ necessario affinché lo *stage effort* di tutti gli stadi sia appunto pari a ρ .

6.5.3 Scelta del numero ottimo di stadi

Come detto al precedente paragrafo, il valore ottimo dello *stage effort* ρ dipende esclusivamente dalla tecnologia tramite p_{inv} e può essere stimato tramite Eq.6.47 con ragionevole accuratezza. Per una serie di *gate* identici ed in assenza di *branching*, il valore di ρ corrisponde al progressivo aumento dei dimensionamenti dei *gate* lungo il percorso di segnale, detto anche fattore di *step-up*.

Nella pratica di progetto la topologia del circuito da ottimizzare (quindi F) e le caratteristiche della tecnologia (dunque ρ) sono tipicamente noti. Quindi è importante valutare se il numero N di stadi del circuito di partenza è molto minore del numero ottimo $\hat{N}$, perché in tal caso è opportuno aggiungere degli invertitori.

A questo scopo risulta quindi utile calcolare il valore limite di F a partire dal quale un circuito con $N+1$ stadi diventa vantaggioso rispetto ad un circuito con N stadi. Questo valore limite di F può essere ottenuto uguagliando i ritardi ottimi del caso di N e di $N+1$ stadi. Se supponiamo per semplicità che tutti i *gate* abbiano

$N, \quad N+1$	$p_{inv} = 0$	$p_{inv} = 0.6$	$p_{inv} = 1$
1, 2	4.0	5.13	5.83
2, 3	11.4	17.7	22.3
3, 4	31.6	59.4	82.2
4, 5	86.7	196	300

Tabella 6.1: Valori del *path effort* F per i quali il ritardo con N stadi è uguale al ritardo con $N+1$ stadi. Tali valori sono stati calcolati per mezzo di Eq.6.50 per diversi valori di N e del *parasitic effort* dell'invertitore p_{inv} .

lo stesso *parasitic effort* pari a p_{inv} ed esprimiamo i ritardi ottimi per N ed $N+1$ stadi tramite Eq.6.49, la suddetta uguaglianza dei ritardi si traduce nell'equazione:

$$N(F^{1/N} + p_{inv}) = (N+1)(F^{1/(N+1)} + p_{inv}) \quad (6.50)$$

Per ogni valore del parametro N , l'incognita dell'Eq.6.50 è appunto il valore di F oltre il quale diventa conveniente aggiungere uno stadio al circuito. I risultati del calcolo sono riportati in Tab.6.1 per diversi valori di p_{inv} .

Considerato un circuito che ha un numero di stadi ed un *path effort* noti, Tab.6.1 è quindi utile per avere una stima immediata di quanto tale circuito è lontano dal numero ottimo di stadi.

6.6 Calcolo dei dimensionamenti

Dai risultati presentati finora si comprende che, preso un circuito con *path effort* F e numero di stadi N , la condizione di ottimizzazione del ritardo richiede che tutti gli *stage effort* siano pari a $\hat{f}=F^{1/N}$. Il valore di N può essere stabilito *a priori* dal problema in esame oppure può provenire da Eq.6.48.

Una volta calcolato lo *stage effort* ottimo $\hat{f}$, il dimensionamento degli stadi può essere ottenuto come segue. L'ultimo stadio N ha una capacità di carico nota C_{out} , la quale include il contributo di

tutte le interconnessioni ed i *gate* connessi al nodo di uscita, cosicché si può sempre assumere $b_N=1$. Dalla condizione $\hat{f}=g_N C_{out}/C_N$ ricaviamo quindi la capacità di ingresso dell'ultimo stadio:

$$C_N = \frac{g_N C_{out}}{\hat{f}} \quad (6.51)$$

In generale, il dimensionamento dello stadio i , supposta nota la capacità C_{i+1} di ingresso dello stadio successivo sul percorso di segnale, avviene secondo le relazioni:

$$\hat{f} = g_i b_i r_i = g_i b_i \frac{C_{i+1}}{C_i} \implies C_i = \frac{g_i b_i C_{i+1}}{\hat{f}} \quad (6.52)$$

Si capisce quindi che, una volta determinata la C_N dell'ultimo stadio con Eq.6.51, la capacità di ingresso di tutti gli stadi precedenti può essere calcolata tramite Eq.6.52 procedendo a ritroso dall'uscita verso l'ingresso.

Come già discusso in precedenza, il dimensionamento del primo stadio è noto *a priori* e costituisce un dato del problema necessario per calcolare H . Tuttavia, alla fine della procedura di dimensionamento è opportuno calcolare la C_1 secondo Eq.6.52 per verificare la correttezza dei calcoli svolti.

In quanto esposto finora abbiamo implicitamente identificato il dimensionamento di un *gate* con la sua capacità di ingresso. In generale, infatti, fissata la topologia del *gate* e considerato il vincolo fra i dimensionamenti dei transistori n -MOS e p -MOS imposto dall'uguaglianza dei ritardi di salita e di discesa di caso peggiore, esiste una semplice proporzionalità fra la capacità di ingresso C_{in} del *gate* ed i dimensionamenti dei transistori. Quindi la determinazione dei dimensionamenti è univoca ed immediata quando è nota C_{in} .

Per fare un esempio pratico si considerino un NOR ed un NAND ad n ingressi con ritardi di salita e di discesa di caso peggiore uguali. In base ad Eq.4.21 ed Eq.4.30 possiamo scrivere le capacità di ingresso dei due *gate* come:

$$C_{nand} = S_{n,nand} \left(1 + \frac{\varepsilon}{n}\right) C_{M1} \quad C_{nor} = S_{n,nor} (1 + n\varepsilon) C_{M1} \quad (6.53)$$

dove $S_{n,nand}$ ed $S_{n,nor}$ indicano i dimensionamenti degli n -MOS rispettivamente del NAND e del NOR. Pertanto, note C_{nand} e C_{nor} , i dimensionamenti $S_{n,nand}$ ed $S_{n,nor}$ si ottengono come:

$$S_{n,nand} = \frac{C_{nand}}{(1 + \varepsilon/n) C_{M1}} \quad S_{n,nor} = \frac{C_{nor}}{(1 + n\varepsilon) C_{M1}} \quad (6.54)$$

ed i dimensionamenti dei p -MOSFET si deducono dal legame con $S_{n,nand}$ ed $S_{n,nor}$ imposto dall'uguaglianza dei ritardi di salita e di discesa di caso peggiore.

6.7 Sensibilità del ritardo al numero di stadi ed ai dimensionamenti

Se cerchiamo di mettere in pratica la procedura di ottimizzazione dei ritardi descritta nei precedenti paragrafi, vediamo subito che Eq.6.48 fornisce un valore ottimo $\hat{N}$ per il numero degli stadi che, in generale, non è un numero intero. Inoltre, spesso i valori di capacità indicati in Eq.6.52 non sono realizzabili in modo molto preciso usando i dimensionamenti realmente possibili nella tecnologia di fabbricazione, infatti la minima risoluzione nella definizione delle larghezze e lunghezze dei transistori può essere prossima ad L_{MIN} . È quindi interessante capire quanto il ritardo del circuito risulti degradato dall'uso di un numero di stadi o di un dimensionamento diversi da quelli ottimi.

A questo proposito, si supponga, ad esempio, di progettare un circuito usando un numero di stadi *non* ottimo $N=s\hat{N}$, dove $\hat{N}$ indica il numero ottimo. Chiaramente per $s>1$ abbiamo ecceduto nel numero di stadi, mentre per $s<1$ abbiamo usato meno stadi rispetto al numero ottimo.

Se assumiamo, per semplicità, che tutti gli stadi abbiano lo stesso *parasitic effort* p ed indichiamo con F il *path-effort* del circuito, il ritardo $t_{ad}(\hat{N})$ nel caso ottimo ed il ritardo $t_{ad}(N)$ nel caso *non* ottimo sono:

$$\begin{aligned} t_{ad}(\hat{N}) &= \hat{N}(F^{1/\hat{N}} + p) \\ t_{ad}(N) &= N(F^{1/N} + p) \end{aligned}$$




Figura 6.5: Sensibilità del ritardo ad un numero *non ottimo* di stadi, valutata calcolando $r=t_{ad}(N)/t_{ad}(\hat{N})$ in funzione di s per mezzo di Eq.6.55.

Pertanto, ricordando che F ed $\hat{N}$ sono legati dalla relazione $F=\rho^{\hat{N}}$, dove ρ indica il *path-effort* ottimo della tecnologia di fabbricazione, il rapporto fra il ritardo *non* ottimo e quello ottimo può essere espresso in funzione di s , di p e di ρ come:

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N}(F^{1/s\hat{N}} + p)}{\hat{N}(F^{1/\hat{N}} + p)} = \frac{s(\rho^{1/s} + p)}{\rho + p} \quad (6.55)$$

Il rapporto r è un numero sempre maggiore di uno, il quale esprime la maggiorazione del ritardo dovuta all'uso di un numero *non* ottimo di stadi.

Fig.6.5 riporta r in funzione di s e per due diversi valori del *parasitic effort* p e dello *stage effort* ottimo ρ che soddisfano Eq.6.46. Come si vede la dipendenza di r da s è abbastanza blanda per valori di s non troppo lontani da uno, inoltre la relazione fra r ed s è molto insensibile ai parametri p e ρ . Ad esempio, errori di circa un terzo

nel numero degli stadi comportano $r \simeq 1.14$ per $s=0.67$ ed $r \simeq 1.05$ per $s=1.33$.

Una simile trattazione può essere applicata anche per valutare la sensibilità del ritardo al dimensionamento dei *gate*. Consideriamo, per semplicità, il caso in cui tutti i *gate* del circuito siano invertitori. Supponiamo inoltre che il numero di stadi sia esattamente uguale al numero ottimo:

$$\hat{N} = \frac{\ln F}{\ln \rho}$$

dove F indica il *path effort* del circuito e ρ lo *stage effort* ottimo della tecnologia.

Vogliamo adesso analizzare il caso in cui uno degli $\hat{N}$ invertitori abbia un dimensionamento diverso da quello ottimo, in modo che il suo *stage effort* risulti:

$$f = \frac{F^{1/\hat{N}}}{s} = \frac{\rho}{s}$$

L'invertitore che lo precede avrà *stage effort*:

$$f = s F^{1/\hat{N}} = s \rho$$

mentre i rimanenti $(\hat{N}-2)$ stadi conservano lo *stage effort* ottimo $F^{1/\hat{N}}$.

Quindi, il ritardo $t_{ad}(1)$ del circuito con tutti i dimensionamenti ottimi ed il ritardo $t_{ad}(s)$ del caso *non* ottimo risultano:

$$\begin{aligned} t_{ad}(1) &= \hat{N}(F^{1/\hat{N}} + p) \\ t_{ad}(s) &= (\hat{N} - 2)F^{1/\hat{N}} + \hat{N}p + sF^{1/\hat{N}} + \frac{F^{1/\hat{N}}}{s} \end{aligned}$$

Dunque, ricordando la relazione $F=\rho^{\hat{N}}$, il rapporto fra il ritardo *non* ottimo e quello ottimo vale:

$$w = \frac{t_{ad}(s)}{t_{ad}(1)} = 1 + \frac{s\rho - 2\rho + \rho/s}{\hat{N}(\rho + p)} \quad (6.56)$$

dove w è un numero sempre maggiore di uno, il quale esprime la maggiorazione del ritardo dovuta al dimensionamento non ottimo di uno degli invertitori.




Figura 6.6: Sensibilità del ritardo ad un dimensionamento *non ottimo* degli stadi, valutata calcolando $w=t_{ad}(s)/t_{ad}(1)$ in funzione di s per mezzo di Eq.6.56.

La sensibilità del ritardo al dimensionamento è piuttosto modesta, come illustrato in Fig.6.6 per diversi valori di ρ e p che soddisfano Eq.6.46 e diversi numeri N di stadi. Ad esempio per s compreso tra 0.5 e 2 il deterioramento del ritardo è inferiore al 20%.

6.8 Calibrazione del modello

Un'utile procedura per calibrare la metodologia del *logical effort* è suggerita dalla semplice espressione del ritardo:

$$t_p = t_{p0}(gh + p) \quad (6.57)$$

Infatti, se calcoliamo per mezzo di un simulatore circuitale come SPICE il tempo di propagazione t_p di un *gate* al variare del suo *electrical effort* h , in base ad Eq.6.57 dovremmo trovare approssimativamente una retta, la cui pendenza è (gt_{p0}) e la cui intercetta sull'asse t_p vale (pt_{p0}) .

Fig.6.7 mostra i risultati ottenuti simulando un invertitore ed un NAND a due ingressi costruiti con transistori MOSFET che hanno i parametri tecnologici di Tab.2.5.




Figura 6.7: Ritardi ottenuti col simulatore SPICE per un invertitore ed un NAND a due ingressi in funzione dell'*electrical effort* h . I simboli sono i ritardi simulati e le linee tratteggiate sono le corrispondenti rette ottenute per mezzo di una regressione lineare. Simulazioni ottenute con circuiti del tipo illustrato in Fig.6.8.

L'ottima linearità di t_p in funzione di h costituisce la verifica di una proprietà fondamentale dei ritardi su cui si fonda la metodologia del *logical effort*. Inoltre, operando una regressione lineare sui dati simulati, otteniamo la pendenza e l'intercetta delle rette interpolanti che servono per la calibrazione.

Infatti, nel caso dell'invertitore che ha $g=1$, il ritardo diventa semplicemente:

$$t_{inv} = t_{p0}(h + p_{inv}) \quad (6.58)$$

quindi la pendenza e l'intercetta della retta interpolante di Fig.6.7 forniscono direttamente $t_{p0} \simeq 11.8ps$ e $p_{inv} \simeq 0.77$. Noto il valore di t_{p0} , dalla regressione lineare dei ritardi del NAND otteniamo subito $g_{nand2} = 1.34$ e $p_{nand2} = 1.75$.

Il valore di t_{p0} calcolato con Eq.6.5 è circa $18ps$, quindi l'accordo con le simulazioni SPICE non è molto soddisfacente. La sovrastima fornita da Eq.6.5 è in parte dovuta all'uso di Eq.6.4 per esprimere la capacità d'ingresso C_{inv} dell'invertitore (che porta ad una sovrastima di C_{inv} come discusso al par.3.7), ed in parte dovuta ad una sottostima della I_{DS} prodotta dall'ipotesi semplificativa $\lambda \simeq 0$ che abbiamo sempre usato nei calcoli manuali dei ritardi.

Il valore di p_{inv} fornito da Eq.6.23 è circa 0.66, quindi un po' minore del valore ottenuto dalla calibrazione. Anche in questo caso l'errore è in parte dovuto alla sovrastima della capacità di ingresso.

Il valore del *logical effort* del NAND a due ingressi $g_{nand2} = 1.34$ è invece in ottimo accordo con la stima analitica:

$$g_{nand2} = \frac{2 + \varepsilon}{1 + \varepsilon} = \frac{4}{3}$$

ed anche il rapporto $p_{nand2}/p_{inv} = 2.27$ è in ragionevole accordo con Eq.6.25.

Circuito per la calibrazione

Il circuito da utilizzare per la calibrazione richiede più attenzione di quanto si potrebbe pensare; infatti è necessario variare l'*electrical effort* h del *gate* in un contesto circuitale rappresentativo del suo vero utilizzo. Ad esempio, è troppo semplicistico usare un generatore di segnale in ingresso al *gate* e variare h cambiando il valore di una semplice capacità connessa in uscita.

In questo modo, infatti, non si tiene conto di un realistico tempo di transizione in ingresso e nemmeno del fatto che le capacità di carico prodotte dai transistori variano con le tensioni.

Il circuito di Fig.6.8 crea invece un contesto elettrico realistico per il *gate* che vogliamo caratterizzare, che è quello al terzo stadio, dove andremo appunto a misurare il ritardo t_p .

Il primo stadio del circuito è alimentato da un generatore indipendente, il secondo stadio avrà invece un ingresso graduale e la sua uscita costituisce l'ingresso del *gate* su cui intendiamo valutare il ritardo t_p .




Figura 6.8: Circuito per la calibrazione della metodologia del *logical effort*. Il ritardo t_p è misurato al *gate* (a) del terzo stadio. Il simbolo dei *gate* è quello di un NAND a due ingressi, tuttavia la topologia del circuito di calibrazione ha validità generale.

Il quarto stadio è uno degli h *gate* di carico del circuito su cui misurare il ritardo. Inoltre, per ogni stadio, i *gate* (a) sono quelli lungo i quali si propaga il ritardo ed a cui appartiene il *gate* da caratterizzare, mentre i *gate* (b) forniscono $(h-1)$ degli h *gate* di carico per i *gate* (a).

Si noti, infine, che le uscite dei *gate* (b) risulterebbero molto veloci se tali *gate* fossero lasciati senza carico. Questa irrealistica velocità dei *gate* (b) potrebbe influenzare i ritardi dei *gate* (a), perché le capacità fra ingresso ed uscita risultano amplificate a causa dell'*effetto Miller* se l'uscita commuta quasi contemporaneamente all'ingresso. Per questa ragione si sono introdotti i *gate* (c), i quali forniscono un carico realistico ai *gate* (b). I ritardi riportati in Fig.6.7 sono stati ottenuti con circuiti di calibrazione costruiti secondo la topologia di Fig.6.8.

6.9 Sommario

La metodologia del *logical effort* sviluppa una formulazione algebrica dei ritardi nei circuiti digitali formati da più *gate*, il cui scopo è quello di calcolare i dimensionamenti dei *gate* che minimizzano il ritardo complessivo del circuito. I *dati noti* su cui si basa l'ottimizzazione sono il tipo di porte logiche e le relative connessioni a formare serie o alberi di *gate*, la capacità di carico alla fine del percorso di segnale e la capacità di ingresso del primo *gate*, quindi il suo dimensionamento.

Il metodo del *logical effort* esposto in questo capitolo si riferisce a *gate* CMOS simmetrici, i quali hanno cioè una resistenza equivalente della rete di *pull-up* uguale a quella della rete di *pull-down*, valutate in relazione alle transizioni di salita e di discesa di caso peggiore. Questa caratteristica impone un vincolo sui dimensionamenti relativi dei transistori p -MOS rispetto a quelli n -MOS.

La formulazione del ritardo usata per l'ottimizzazione si basa sulla separazione fra il *logical* ed il *parasitic effort* dei *gate*, che sono indipendenti dal loro dimensionamento assoluto, e l'*electrical effort* che invece dipende dal dimensionamento dei *gate* e dalla capacità di carico che essi devono pilotare. Quando le connessioni fra i *gate*

formano delle diramazioni, ad ogni stadio del circuito corrisponde un quarto parametro detto *branching effort* e definito in Eq.6.33.

Nella procedura di ottimizzazione del ritardo, il *branching effort* è utile solo se è indipendente dai dimensionamenti dei *gate*, come il *logical* ed il *parasitic effort*. In tal caso la condizione di minimizzazione del ritardo del circuito è semplicemente data da Eq.6.42, che impone a tutti gli stadi di avere lo stesso *stage effort*.

Il numero di stadi ed i dimensionamenti ottimi prescritti dal metodo del *logical effort* non possono essere realizzati sempre con grande precisione, tuttavia l'analisi svolta al par.6.7 mostra che il ritardo degrada in modo non affatto critico quando i parametri del circuito sono diversi entro il 20 o 30% rispetto ai valori ottimi.

L'attendibilità dell'ottimizzazione ottenuta dal metodo del *logical effort* dipende dall'accuratezza con cui il *logical* e *parasitic effort* dei *gate* sono stati determinati. A questo proposito, il par.6.8 descrive una procedura di calibrazione del metodo basata su simulazioni SPICE.

Approfondimenti bibliografici

Il testo di riferimento per la metodologia del *logical effort* è certamente [SSH99], dove si può trovare un'estensione del metodo anche a circuiti CMOS *non* simmetrici, a circuiti dinamici ed a circuiti di tipo sequenziale.